长鑫存储冲刺HBM3E

Sun, 30 Aug 2026 16:05:00 +0800

🎯 长鑫存储的DDR5和LPDDR5X已经进入公开产品体系，12层HBM3E仍处于媒体与研究机构讨论的路线图阶段。真正决定国产HBM能否进入AI加速卡的，是良率、堆叠封装、散热和客户认证。

📌 已经确认与仍待确认的信息

2026年8月流传的一份证券研究摘要称，长鑫存储北京工厂已经推进第四代工艺，并计划在2027年量产12层HBM3E。类似路线此前也被DigiTimes、Counterpoint和SemiAnalysis等机构讨论。

这些信息需要拆成两个层级理解：

长鑫官网目前重点展示DDR5及LPDDR5X产品，没有公布HBM3E型号、带宽、容量、功耗、样品状态或量产时间表。因此，2027年应理解为目标窗口，不能写成已经锁定的交付日期。

DDR5和HBM都使用DRAM存储单元，产品形态和制造难度差异很大。

普通DDR5颗粒通过模组连接CPU。HBM则要把多层DRAM裸片垂直叠放，用硅通孔TSV贯穿各层，再通过中介层与GPU或AI ASIC高速通信。

12层产品意味着一座HBM堆栈需要同时保证12层DRAM裸片、微凸点、TSV、底部逻辑层和封装基板正常工作。任何一层出现缺陷，整座堆栈都可能报废。

一颗可进入AI加速器的HBM产品，要经过多条互相制约的工艺链：

层数越高，对裸片厚度、对准精度、热膨胀系数和封装材料的要求越严格。堆叠过程还会带来热应力、翘曲、裂纹及键合缺陷。

市场讨论经常把“第四代DDR5工艺良率超过90%”与“HBM量产临近”放在一起。这两个指标之间没有简单换算关系。